薄型QFP封装热传仿真分析
高国华，杨国继，王洪辉，朱海青(南通富士通微电子股份有限公司，江苏南通226006)
摘要：文章采用有限元数值模拟方法，对薄型引脚式表面贴装QFP封装元件的详细模型进行数值模拟，分析了各种因素对封装体热阻的影响。结果表明：采用高导热印刷电路板，封装体热性能得到较大提高，但是不同类型的电路板对热阻的影响不大。随着气流流速增大，高导热印刷电路板上封装体的热阻由35.74。C／W降低至24.06。C／W，显示出极好的热传特性，并且当气流流速增大到一定程度时，秒．。值趋于稳定。真实功率载荷条件下，该封装元件中芯片的最大等效应力为70．2 MPa，低于芯片的最大断裂强度，并且其水平面的最大剪应力仅为25 MPa，不会造成芯片和粘结层以及塑封层之间的分层破坏。
关键词：电子封装,数值模拟,热一结构性能
中图分类号：TN305．94 文献标识码：A 文章编号：1681—1070(2008)11-0001—04
Numerical Thermal Analysis for Low-prof'de QFP
GAO Guo-hua,YANG Guo-ji，WANG Hong·hui，ZHU Hai—qing (Nantong Fujitsu Microelectronics Co．，Ltd,Nantong 226006，China)
Abstract：In this paper，a detailed low—profile QFPmodel was analyzed by the numerical simulation method，involved with different influencing factors of thermal properties．The simulating results show that using multi—layer Test Board is a perfect way to improve package’S thermal performance，its theta JA is 35.74。C/W，but different test board has little effect on theta JC；as forced air velocity increased，theta JA reduces from 35．74 U/W tO 24．06"C/W，and when the velocity is increased to some extent。theta JA would not change anymore；applying the real power to the package，the maximum yon mises stress and shear stress of the die is 70.2 MPa and 25 MPa，which is allowed，and would not cause the package and its die to be destroyed．
Key words：electronic packaging；numerical analysis；thermal—structural properties
1 前言
随着微电子封装呈现出高度集成化和微型化的趋势，在封装器件工作的过程中，由于频繁的电流通过会产生大量的热，从而导致器件面临热环境恶化的威胁，这不仅对封装体自身有害，也影响了使用器件的电子产品的可靠性。因此，为了在恶劣的机载环境下保证封装体工作的热可靠性，对元件封装级的热特性分析和热控制研究就显得很重要。实际上，我们很难直接测量得到封装体的温度场分布和具体功率值。但是，通过数值模拟，能够方便地得到实际应用中的封装体的结温和最大功率的预测值，并通过改变一定的边界条件，进行参数化的设计及优化。最后通过实验来对分析模式及结果进行验证，达到节约时间和经济成本的目的。
本文中，采用有限无数值模拟方法，对薄型引脚式QFP表面贴装无件的详细模型进行热传仿真分析，得到封装体所处各种环境下的热阻值。同时，分析获得该封装体在真实功率载荷下，因芯片发热引起的的热应力分布结果，为优化封装的热设计提供依据。
热阻是电子封装热特性分析中最重要的参数，也即按照JEDEC JESD51一系列测试标准进行建模分析，获得睢化功率条件下由芯片结面到封装体所属环境中的某一同定位置的温度差值
2 薄型QFP元件数值模拟
为符合封装设计结构的实际情况，将薄掣引脚式QFP元件结构细书都在模型中建屯。考虑到若将封装体以及印刷电路板都如实建模，需要庞大的计算内存并花费很长的时间。所以，根据其对称性，取1／4元件及印刷电路板结构建模。此外，由于芯片和引线架间的金线极细，对结果影响较小，为考虑其传热，我们将金丝进行简化建模。最终模型如图2所示(为看到内部框架结构，我们删除了1／8的塑封料)。
定义封装元件的芯片功率为1W，以及其所处的测试环境温度为25℃。根据该封装元件的外形尺寸大小，我们选取了相应的标准测试印刷电路板。
数值模拟的计算域选取包括整个1／4的电路板及周围的自然对流空气。此外，对称边界E设定为绝热条件，考虑元件，电路板表面与环境的热交换。
....
4 结论
通过对薄型引脚武表面贴装QFP元件的热传．结构仿真分析，得到以下结论：
(1)在自然对流的室温环境下，采用高导热印刷电路板可以有效地降低封装元件的0，。，但是对口。，的影响不大；
(2)随着气流流速增大，封装元件的臼．。得到有效地降低，显示出极好的热传特性，并且当气流流速增大到一定程度后，口．。值趋1二稳定；
(3)真实功率载荷条件下，该封装元件中芯片的最大等效应力低于芯片的最大断裂强度，并且其水平XY面的最大剪应力仅为25 MPa，不会造成芯片和粘结层、芯片和塑封层之间的分层。
参考文献：
【l】Integrated Circuits thermal Test Method Environment Conditions—Natural Convection(Still Air)【S】．E1A／JEDEC stall—dard．JESD5 1．2．
【2 J Low Effective Thermal Cnductivity Test Board for LeadedSurface Mounted Package[S]．EIA／JEDEC standard—JESD51．3．
【3】High Effective Thermal Cnductivity Test Board for LeadedSurface Mounted Package[S1．EIA／JEDEC standard—JESD51．7．
【4]Zhong—fa Yuan，Yong Liu，Scott Irving，et a1．Thermal NumericalSimulation and Correlation for a Power Package[R]．ICEPT2007 PROCEEDINGS．2007．
【5】杜兵，殷景华，刘晓为．功率载倚F叠层芯片封装热应力分析【J】．哈尔滨理工大学学报，2007，12(5)：57—60．
作者简介：
高国华(1983一)，男，江苏南通人，硕士研究生，毕业于浙江大学半导体专业，现于南通富士通微电子股份有限公司技术部工作，研究方向为集成电路封装的热力学、电学模拟技术。热设计 https://www.resheji.com
标签： 点击： 评论:
