摘要：氮化镓（GaN）基功率器件性能的充分发挥受到沉积GaN的衬底低热导率的限制，具有高热导率的化学气相沉积（CVD）金刚石成为GaN功率器件热扩散衬底材料的优良选择。相关学者在高导热金刚石与GaN器件结合技术方面开展了多项技术研究，主要包括低温键合技术与GaN外延层背面直接生长金刚石的衬底转移技术、单晶金刚石外延GaN技术和高导热金刚石钝化层散热技术。本文对GaN功率器件散热瓶颈的原因进行详细评述，并对上述各项技术的优缺点进行系统分析和评述，揭示了各类散热技术的热设计工艺开发和面临的技术挑战；并认为低温键合技术具有制备温度低，金刚石衬底导热性能可控的优势，但是大尺寸金刚石衬底的高精度加工和较差的界面结合强度对低温键合技术提出挑战；GaN外延层背面直接生长金刚石则具有良好的界面结合强度，但是涉及到高温，晶圆应力大，界面热阻高等技术难点；单晶金刚石外延GaN技术和高导热金刚石钝化层散热技术则分别受到单晶金刚石尺寸小、成本高和工艺不兼容的限制。因此笔者认为开发低成本大尺寸金刚石衬底、提高晶圆应力控制技术和界面结合强度、降低界面热阻、提高金刚石衬底GaN器件性能方面将是未来金刚石与GaN器件结合技术发展的重点。

关键词：金刚石；氮化镓；电子器件；转移技术；高热导率；界面热阻

GaN作为第三代半导体材料，具有宽禁带（室温下3.39 eV）、高电子饱和速率（2.5×10 7 cm/s）、高击穿场强（3.3 MV/cm）等优异性能。非常适用于研制高频、大功率微波毫米波器件及电路，在5G通讯、航天、国防等领域具有极高的应用价值，在国际上引起了广泛关注 [1-4] 。

近年来，基于GaN微波功率器件的设计和工艺不断提高和改进，其理论输出功率越来越高（4 GHz，~40 W/mm），频率越来越大，体积越来越小 [5-8] 。然而，尺寸小型化和功率增大化条件下，GaN基微波功率器件的可靠性和稳定性受到严重挑战，其中最主要原因是GaN基功率器件随着功率密度增加，芯片有源区的热积累效应迅速增加，导致其各项性能指标迅速恶化，使其大功率优势未能充分发挥。因此，散热问题成为制约GaN基功率器件进一步发展和广泛应用的主要技术瓶颈之一。受传统封装散热技术的限制无法解决这一难题，必须从GaN器件近端结热区着手提升其热传输能力，因此探讨GaN基器件的高效散热课题成为其进一步推进GaN器件发展的重要方向。金刚石因具有超高热导率逐渐成为GaN器件热沉材料的首选，近年来金刚石作为GaN热沉或者衬底技术方面和热管理技术领域均取得较大进展。

本文针对GaN功率器件散热问题进行简要分析，介绍近年来国内外正在开展的高热导率金刚石膜提高GaN功率器件散热技术，并阐述和概括各项技术路线的技术问题和发展方向。

1 GaN 基HEMT （高电子迁移率晶体管） 散热瓶颈

尽管GaN功率器件的理论输出功率可达40 W/mm以上，但是由于现阶段因其自身热效应问题导致GaN HEMT和MMIC器件功率密度仅为3~5 W/mm [9] ，由此可见其自身优势远远未发挥。主要原因是在高偏置电压工作状态下，过大的功率耗散导致器件升温，而传统的低热导率衬底和散热途径的散热能力有限，阻碍热量向周围环境扩散（见图1(a)） [10] ，进而加强声子散射，引起势阱中载流子迁移率下降，使器件的静态I-V特性衰减，这种现象被称为“自热效应” [11-16] 。Kuzmik等人报道GaN HEMTs器件功率密度密度达到6 W/mm时，沟道温度可超过200℃，且随着耗散功率的增加而升高 [17] 。尤其是当器件小型化，电流密度日益增大，器件的自热效应愈明显，导致器件的峰值温度迅速增加，可靠性呈指数下降 [1,11,12,18-23] （图1(b)）。

此外，GaN功率器件常用衬底材料（蓝宝石、硅、碳化硅）热导率较低，极大限制了器件散热和大功率性能需求。如表1常用衬底材料和GaN常见性能对比，仅依靠传统的衬底材料（硅、碳化硅），通过被动冷却技术，难以满足高功率条件下的散热需求，严重限制GaN基功率器件潜力释放 [24-27] 。因此提高器件可靠性，必须要解决其有源区的热累积问题，提升内部热传递能力，尤其是有源区附近的传热能力成为提升器件功率密度实现大功率特性的关键途径。采用高导热率的金刚石作为GaN基功率器件的散热衬底或者热沉有望改善其“自热效应”，实现高频、高功率的应用。然而GaN与金刚石存在较大晶格失配和热失配等问题，如何将金刚石作为GaN基功率器件的热沉或衬底的问题目前已经报道了多种技术形式，其中主要有多晶金刚石衬底GaN散热技术及单晶金刚石衬底散热技术、高导热金刚石钝化层散热技术等。

2 多晶金刚石衬底GaN 散热技术

最早将高热导率金刚石作为GaN功率器件散热衬底的是G. H. Jessen和Felix Ejeckam等人 [28,29] 。其基本理念是使高热导率金刚石足够近的接触器件有源区（产热区域），通过热传导的方式将热量迅速传输出去。目前制备金刚石衬底GaN基器件技术主要分两种方式：基于低温键合技术和基于GaN外延层生长金刚石技术。其中低温键合的基本思路是将GaN外延层从原始的Si衬底上剥离下来，然后在暴露的GaN表面添加中间层，从而与多晶金刚石衬底结合，使GaN基器件的有源区与CVD金刚石衬底接触，降低功率器件结温；而外延生长技术则是在GaN基底上通过衬底转移以及CVD生长方式直接生长出金刚石热扩散层。两种方式各有优劣，并且均取得了显著的技术进步。

2.1 低温键合技术

最先开展GaN/金刚石低温键合方法的是BAE Systems(英国航空航天公司) [30-33] ，其技术路线（图2(a)）首先在SiC基GaN外延层制备HEMT器件，然后将GaN基HEMT晶片键合在临时载体晶片（Temp Carrier）上，去除SiC衬底和部分GaN形核层和过渡层，并将其表面和金刚石衬底加工到纳米级粗糙度；随后在GaN和金刚石衬底分别沉积键合介质（键合介质可能为SiN、BN、AlN等），在低于150℃ 的温度键合，最后去除临时载体晶片最终获得金刚石衬底GaN HEMT器件。其团队早期制备的1英寸金刚石衬底GaN结构键合成功率达到70%，随后采用该技术路线将金刚石衬底GaN晶片推广到3~4英寸 [32,34] 。

早期器件解决了空气桥结构缺失大幅提升了金刚石衬底 GaN HEMT 的 RF 增益和 PAE（增益功率效率）。经过改进工艺实现10 GHz、40 V 的漏极偏压下 11 W/mm 的 RF 输出功率密度，且 PAE 为 51%，输出功率密度高于 SiC 衬底 GaN HEMTs 的 3 倍，结温更低 [35] （图 2(b)）。BAE Systems 采用热导率更高的金刚石衬底(2160 W/m·K) [32] ，键合介质为 35 nm 的硅，GaN/金刚石室温下界面热阻（TBR）为 34（±15%）m 2 K/GW，获得输出功率密度是 SiC 衬底 GaN 器件的 3.6 倍。除 BAE Systems 外，东京大学的 Fengwen Mu [36,37] 采用表面活化键合法在室温下采用 27nm 厚 Si 键合层制备出金刚石衬底 GaN 晶片，实现了界面层的无缝界面，但是作者未对该结构的器件性能进行检测。

国内方面，北京科技大学几十年来一直在高导热金刚石膜制备及加工方面开展基础研究工作 [27,38-41] ，目前已经获得尺寸大于 4英寸，热导率大于 1500 W/（m·K）的抛光多晶金刚石膜（图 3（a））。基本满足低温键合对尺寸、热导率及表面光洁度及面形度等方面的基本要求。基于此，南京电子器件研究所（NEDI）与北京科技大学合作，成功将 3 英寸的 GaN HEMTs 外延层转移到多晶金刚石衬底上（图 3（b））[42,43] 。模拟结果表明外延层的厚度和界面热阻对结温的大小有很大影响，认为界面热阻每增加 10 m 2 K/GW结点温度增加 10 K [44] 。电学性能测试结果显示，衬底转移前后的残余应变未影响二维电子气密度和电学特性；最大电流密度从 968mA/mm 增加到 1005 mA/mm 时，PAE 从 50.9%降低到 50.5%；相对于传统的 SiC 衬底 GaN 器件，功耗为 10 W/mm 时 1.25 mm 的GaN HEMTs 峰值结温从 241℃（SiC 衬底）下降到 191℃；但是金刚石与 GaN 的界面热阻相对较大达到 51 m 2 K/GW，并认为需要在包括提高金刚石衬底和键合层热导率、减少键合层厚度及优化键合工艺方面进一步优化，进而提升热扩散效果。此外，西安交通大学等人 [45,46] 采用 Mo/Au（5 nm/11 nm）作为键合层在室温下初步将 GaN 和多晶金刚石键合。

总体来说，低温键合技术制备金刚石衬底 GaN 主要研究团队集中在 BAE Systems 和 NEDI 研究团队，其主要研究成果对比见表 2。尽管低温键合技术具有使用高质量高导热率的金刚石衬底和键合过程不存在高温和氢等离子体环境的优势；也获得了良好的电学特性和散热效果。然而该技术路线的难点在于大尺寸金刚石衬底的高精度加工，尤其是对平行度、变形量及表面粗糙度的极高要求；去除原始衬底后 GaN 外延层表面的高精度加工等，实现键合层的低热阻和高质量键合强度也是实现器件制备的关键。

2.2 基于GaN 外延层背面直接生长金刚石

另一种制备金刚石衬底GaN器件的方法，与低温键合技术不同之处是去除衬底及部分GaN缓冲层后在外延层背面首先沉积一层介电层用于保护GaN外延层后再沉积金刚石衬底（厚度~100 μm）。以美国的Group 4 Labs（第四实验室团队） [16,47-53] 的研究为主，其工艺流程如图4(a) 所示。Group 4 Labs在DARPA资助下首先获得三个重要结果：1）GaN可以长时间暴露在极端温度（＞600℃）下，而电学特性未出现可检测的变化 [51] ；2）GaN薄膜与金刚石之间的热失配不会对器件造成影响 [47] ；3)金刚石可以沉积在硅基GaN上 [12] 。采用该方法成功测出金刚石衬底GaN HEMT的I-V曲线 [52] 。

同样的，DARPA 提出从晶体管有源区的产热 1 μm 范围内进行热传输的近结热传输（NJTT）项目。基于该项目，Group 4 Labs通过直接生长技术率先实现了金刚石衬底GaN功率密度优于传统SiC衬底GaN器件3.87倍，且工作热点温度降低了40%~50% [11,52] 。但是在初期该技术还存在以下方面需要进一步提升：1）金刚石热导率＞1500+W/mK；2）晶圆直径为 100 mm 厚度偏差（TTV）<10μm；3）线性厚度偏差（直径 100 mm 晶圆线性厚度偏差（LTV）<10 μm；4）直径 100 mm 晶圆变形量<20 μm。Element 6 公司的相关技术人员加入该研究团队，从而帮助 Group 4 Lab 顺利解决上述问题，但并未详细报道解决方案。基于上述结构，G. H. Jessen 等人 [28,29]和 Felbinger [54,55] 测量了金刚石衬底 GaN HEMTs 器件的直流特性和小信号特性，获得最大电流密度 1072 mA/mm（VGs=1 V），最大输出功率密度为 2.79 W/mm，功率增益效率 47%（10 GHz，Vds=25 V）。Kelson D. Chabak [56] 和 D. I. Babić [57] 利用该技术将 130 μm厚的 CVD 金刚石衬底与 GaN 外延层结合，并对 GaN 芯片完成封装，功率密度达到 4 W/mm。Groups 4 Labs 的 D. Francis 和 TyhachM [11,50,58-61] 等采用该技术首次展示了 4 英寸的 100 μm 的金刚石衬底 GaN HEMTs（图 4（b）），为目前报道最大直径的金刚石衬底GaN 晶圆。

在成功制备出金刚石衬底 GaNHEMTs 基础上，主要研究方向瞄向器件的稳定性和散热能力方向，其中 D.C. Dumka [16] 和 Felix Ejeckam [62] 报道了金刚石衬底 GaN HEMTs 器件在 IDS 和 IGS 饱和电流条件下，通道温度为 290℃和 350℃连续稳定运行 9000 h 和3000 h连续运行，实现了40 V偏置电压下最大电流密度超过1 A/mm，通道温度相对SiC衬底GaN HEMTs降低25%。D.C.Dumka [64,65]报道金刚石衬底 GaN HEMTs 在 10GHz 条件下，射频功率密度高达 7.9 W/mm，PAE 超过 46%。美国空军研究实验室（AFRL）[16,48,63]针对该团队制备的金刚石衬底 GaN 与硅衬底 GaN 的各项电学性能对比（表 3），认为金刚石衬底 GaN 相较于传统衬底 GaN 的 HEMT器件稳定性和可靠性更高。而 Marko J. Tadjer [53] 采用稳态热反射成像法对比硅衬底与金刚石衬底的 GaN HEMTs 的结温，结果显示在更高功率密度条件下，金刚石衬底 GaN HEMTs 可以得到更低的结温和平均温度（图 4(c)）。

尽管 GaN 表面生长金刚石的稳定性和散热能力等问题已经得到初步解决，但金刚石与 GaN 之间的界面热阻如果不能得到有效降低，则金刚石衬底 GaN 器件的散热性能将不能够得到有效发挥，因此后续的学者更多关注于优化 GaN/金刚石的界面热阻（TBR）（表 4）。首先 James W.pomeroy [16,66,67] 首先采用 Raman 热成像技术和时域热反射技术（TDTR）测量了金刚石与 GaN 之间的界面热阻。并认为介电层厚度从 90 nm 减薄到 50 nm 后，界面热阻从 41 m 2 K/GW 降低到 17 m 2 K/GW，与传统的 SiC 基 GaN 相比，金刚石衬底 GaN HEMTs 功耗提升 25%，沟道峰值温度降低 40%。Huarui Sun 等人 [68] 则认为界面热阻取决于形核层质量、介电层厚度等，并认为更薄的介电层和最优的生长和成核技术将会继续降低金刚石衬底与 GaN 之间的界面热阻。而 Jungwan Cho [69] 采用 30 nm 厚的SiN 作为介电层，获得了金刚石衬底与 GaN 之间的界面热阻为 29m 2 K/GW；Dong Liu [70] 采用 30 nm 和 100 nm 的纳米金刚石粉进行引晶制备金刚石衬底 GaN 晶片，认为采用更小粒径的纳米金刚石粉引晶，GaN/金刚石界面会呈现无微观缺陷、结构稳定、界面热阻更为均匀。Yan Zhou 等人 [71] 对比 5 nm 的 SiN 和 AlN 薄膜作为介电层对界面热阻的影响，并采用 5nmSiN 作为介电层获得了已知报道最低的界面热阻~6.5m 2 K/GW（图 5）。Yates [72] 分别研究了无介电层、5 nm 的 AlN、5 nm 的 SiN 介电层对界面热阻和界面结构的而影响，认为采用 5nm 的 SiN 介电层获得界面热阻<10m 2 K/GW；同时电子能量损失谱显示在 SiN 和金刚石界面处形成了 Si-C-N层，该层的存在可以提高界面结合力（图 12）。Xin Jia [73] 采用瞬态热反射技术测量采用 100nm 的 AlN、SiN 作为介电层的界面热阻，认为由于介电层表面电荷状态对金刚石形核和界面结构产生较大影响。总之，学者认为采用更小粒径的纳米金刚石粉预处理介电层表面、更薄的介电层、增强 GaN/金刚石界面结合强度、降低界面处缺陷可以使界面热阻更为均匀及更低。

北京科技大学作为国内最早开展 GaN 外延层背面直接生长技术的研究单位，首先研究了 GaN 外延层在微波氢等离子环境中的分解机制 [74] ，认为在 GaN 外延层表面添加过渡层及等离子体气氛中添加氮气可以抑制 GaN 外延层的分解；同时研究了过渡层厚度对 GaN 上沉积金刚石膜结合力的影响 [74,75] ；采用两步法成功在 GaN 表面沉积金刚石膜。随后在 GaN 外延层转移、金刚石衬底 GaN晶片制备相关领域申请了相关专利 [76]-[79] ；在此之后，研究了 SiN、AlN 作为介电层对制备金刚石衬底 GaN 晶片界面热阻和金刚石形核密度的影响，通过对介电层选取及预处理可以有效提高金刚石的形核密度和良好的界面结构，进而进一步降低金刚石与 GaN之间的界面热阻，进而提升其热扩散潜力（图 6），且初步获得界面热阻为~38m 2 K/GW [73],[80] 。但是，在制备金刚石衬底 GaN 结构过程中仍然存在 GaN 外延层转移困难，高温沉积过程中热失配过大导致的晶圆变形大、界面热阻大等问题。

需要注意的是，虽然直接沉积法在散热能力方面体现出极为突出的优势，但是研究结果表明该技术由于涉及到高温沉积，对热失配控制是重大挑战；GaN 外延层临时转移后沉积金刚石膜过程中也存在损伤风险；金刚石形核层较低的热导率不利于其热传输等问题。然而相较于键合技术获得的金刚石基 GaN 的最低 TBR（35m 2 K/GW），该技术可以使界面热阻降到更低（~6.5m 2 K/GW），这也说明该技术在制备金刚石基 GaN 方面也具有极大潜力。

3 其它散热技术途径

除主流的低温键合技术和 GaN 外延层背面直接沉积金刚石制备金刚石衬底 GaN 晶片外，另有单晶金刚石衬底外延沉积 GaN 和高导热金刚石钝化层散热技术用于解决 GaN 基功率器件的散热需求。

3.1 单晶金刚石衬底外延 GaN

随着单晶金刚石制备技术不断发展和完善，单晶金刚石衬底直接外延 GaN 晶片也被用于改善散热需求。其中具有代表性的研究机构有瑞士的 EPFL [81] 、Element 6 和日本的 NTT 团队 [82-84] 。瑞士 EPFL 的 Dussaigne [81] 在（111）单晶金刚石衬底上采用 MBE 技术外延沉积得到了粗糙度为 1.3 nm（2 μm×2 μm）的 GaN 外延层。随后在此基础上又沉积出粗糙度为 0.6 nm 的 AlGaN/GaN 异质结材料，二维电子气迁移率达到 750 cm 2 /Vs，面密度为 1.4×10 13 cm -2 。同年，德国 ULM 大学的 Alomari 等人采用 MBE 技术 [82] ，在 3 mm×3mm 的单晶金刚石（111）衬底上外延得到 AlNGaN/GaN HEMTs，异质结二维电子气迁移率为 731 cm 2 /Vs，面密度为 1.3×10 13 cm -2 ，基于此材料制备的栅长为 0.2 μm 的 HEMTs，电流密度为 0.73 A/mm，跨导为 137.5 mS/mm，电流增益频率为 21 GHz，最高振荡频率为 42 GHz。

2011 年日本 NTT 公司的 Hirama 等人 [83] 同样在单晶金刚石衬底上研制出 GaN 基 HEMTs，其结构如图 7(a)所示，他们采用金属有机物气相外延（MOCVD）技术制备 AlNGaN/GaN 异质结材料，异质结二维电子气迁移率为 730 cm 2 /Vs，面密度为 1.3×10 13 cm -2 ，该结构的最大输出电流密度 220 mA/mm，电流增益截止频率和最高振荡频率分别为 3GHz 和 7GHz；对比传统的 SiC 衬底，增加同样梯度的功率密度，金刚石衬底的 HEMTs 温度增加幅度更小。2012 年又获得了具有功率输出的 GaN 基 HEMTs [84] ，1 GHz 时的输出功率密度为 2.13W/mm，增益为 28 dB，功率附加效率为 46%，电流增益截止频率和最高振荡频率分别为 5 GHz 和 18 GHz，其频率和功率特性曲线如图 7(b)所示。R F Webster 等人 [85] 在多晶金刚石衬底表面成功沉积位错密度~7×10 9 cm -2 的单晶 GaN 外延层，但薄膜破损严重，远未能达到器件级别。显然单晶金刚石衬底外延 GaN 实现了 AlNGaN/GaN HEMTs 的异质外延和器件制备，但是难度依然极大，GaN 和金刚石的晶格常数和热膨胀系数差异巨大也对制备带来巨大困难，此外单晶尺寸和成本进一步限制其应用。

3.2 高导热金刚石钝化层散热技术

德国的M.Seelman-Eggebert [86] 从理论和实验两个方面探讨了高热导率金刚石钝化层用于GaN-FETs上热扩散。详细讨论了GaN-FETs工艺条件与低温沉积金刚石的工艺兼容性，并采用选择性低温（沉积温度400℃）生长金刚石膜的方法在GaN-FETs的栅极上沉积0.7 μm厚的金刚石膜，对比沉积金刚石膜前后晶体管的输出特性和传输特性变化不明显，认为这是第一次可以在Ⅲ-Ⅴ族半导体晶体管器件上直接沉积金刚石用于热扩散，但具体的金刚石冷却效果并未进行验证。

Alomari [87] 等人在InAlN/GaN HEMTs上直接生长纳米金刚石薄膜，结果表明InAlN/GaN HEMTs与纳米金刚石薄膜具有良好的相容性，并且获得器件的电流增益截止频率和最高振荡频率分别为4.2 GHz和5 GHz。Meyer [88] 研究了纳米金刚石帽层技术对GaNHEMTs性能的影响，并且首次获得了大信号功率特性。在4GHz时输出功率密度为5.8 W/mm，增益10.1 dB，功率附加效率为32.6%。Tadjer等人 [89,90] 研究了纳米金刚石帽层对GaN HEMTs的影响，发现纳米金刚石对器件的钝化效果优于传统的氮化硅钝化层，器件工

作温度相对降低了20%。除实验尝试外，另有Wang等人 [91] 采用有限元模型对纳米金刚石膜包覆GaN外延层与传统的GaN HEMTs结构热扩散性能对比（如图8），并认为纳米金刚石包覆可以显著提高器件的性能，其横向热导率与初始几微米厚密切相关，最重要的是金刚石层与热源的接近，使得这种方法比其他的热控方法更有利，特别是脉冲器件。尽管采用该技术具有巨大潜力，但是在制作HEMTs过程中，沉积纳米金刚石薄膜往往受到器件工艺条件的限制，沉积温度一般较低，纳米金刚石膜的热导率并不高，这些都限制了该技术的应用和推广。

4 结论

GaN基功率器件在高频高功率性能优势由于有源区结热问题未能充分发挥，传统衬底及封装散热技术难以解决目前热瓶颈难题。因此，具有高热导率的金刚石衬底能够满足GaN基功率器件的散热需求。研究表明，与传统的SiC衬底GaN基功率器件相比，无论是金刚石衬底GaN器件还是高导热金刚石钝化层散热技术都具有更高的散热能力，并且有望实现GaN基功率器件的小型化和大功率化，从而促进在射频功率器件和微波功率器件相关领域的广泛应用。

然而金刚石衬底与GaN外延层的结合技术并未成熟，还存在许多难题亟需解决，距离产业化尚有距离，因此笔者认为金刚石衬底与GaN外延层结合技术的研究将趋于以下几个方面：1）针对低温键合技术主要以降低金刚石加工成本，实现键合层的低热阻和高质量键合强度为目标；2）针对GaN外延层背面沉积技术以实现GaN外延层的高效率转移，提高金刚石形核层热导率，提高GaN外延层转移后电学特性，实现GaN外延层沉积金刚石衬底的大面积为研究方向；3）其它技术手段主要存在单晶金刚石衬底尺寸小，纳米金刚石钝化层沉积工艺与器件加工的兼容性等问题，这都将极大限制这些技术手段的发展和应用。因此，解决上述问题将为GaN功率器件实现高频、高功率应用提供广阔前景和带来更大效益。

参考文献可参阅

https://kns.cnki.net/kcms/detail/50.1083.TG.20200617.1639.056.html

本文来源：知网

版权归原作者所有，转载仅供学习交流，如有不适请联系我们，谢谢

标签： 点击： 评论: