Flotherm高级培训:芯片的热模型建立
Flomerics中国代表处 90min
芯片的主要结构
并非所有的芯片都包含所有的上述结构；
Die是一定存在的；
多核芯片(多个Die)越来越多了。
陶瓷芯片与塑料芯片
结构区别：芯片的基片(Substrate)材料：陶瓷？塑料？
塑料芯片
- 通常结构更复杂，建模较难
- 价格便宜
- 可靠性差
- 非全气密封封装
- 热性能差，需加强考虑
- 目前为主流的芯片类型
主要应用: ASIC芯片, 逻辑芯片, 内存芯片,低功耗处理器
陶瓷芯片
- 价格昂贵
- 可靠性高
- 良好的电气性能(fine line widths,
multiple layers)
- 全气密封装
- 良好的热性能
- 应用场合少
主要应用: 高功耗处理器,军用航空航天用芯片
芯片的热阻模型
JEDEC定义了半导体芯片的热属性定义方法：各种热阻定义标准；
这些标准可从网站www.jedec.org上免费下载；
JEDEC组织有关热方面的系列文件位于JESD51 series(JESD51-X)
θjx =(Tj - Tx) /P
热阻定义：
Tj = Die发热部位的温度值die (“junction”)
Tx = 某参考点的温度值
P = 芯片的功耗
θja 结-空气热阻
θja
–最早也是最常用的标准之一
–定义标准由文件JESD51-2给出
θja =(Tj - Ta) /P
–Ta = 环境空气温度, 取点为JEDEC组织定义的特定空箱中特定点(Still-Air Test)
–芯片下印制板可为高传导能力的四层板(2S2P)或低传导能力的一层板之任一种(1S0P)
θjma 结-移动空气热阻
–空气流速范围为0-1000 LFM
–定义标准由文件JESD51-6给出
θjma =(Tj - Ta) /P
–Ta = 空气温度，取点为风洞上流温度
–印制板朝向为重大影响因素
θjc 结壳热阻
–从结点到封装外表面(壳)的热阻，外表面壳取点尽量靠近Die安装区域
θjc =(Tj - Tc) /P
θjb 结板热阻
–从结点至印制板的热阻
–定义标准由文件JESD51-8给出
θjb 结板热阻
θjb =(Tj - Tb) /P
严格地讲，Theta-JB不仅仅反映了芯片的内热阻，同时也反映了部份环境热阻，如印制板。
正因如些， Theta-JB相对于其它热阻而言，虽然JEDEC组织在99年就发布了它的热阻定义方式，但是芯片供应商采用较慢。
部份传热路径严重不对称芯片，如TO-263目前尚无该热阻的定义标准
θjx 使用的局限性
θjx 试图采用简单的热阻表示复杂的芯片传热现象
芯片内部的热传现象非常复杂，无法使用热阻来完美表示；
热阻θjx 无法用于准确预测芯片的温度，只能提供定性的热性能对比；
如需准确预测特定工况下芯片的温度，我们需要其它的方法
热阻网络模型-DELPHI模型
DEvelopment of Libraries of PHysical models for an Integrated design environmentDELPHI 项目：从1993年到1996年，由欧盟资助，Flomerics公司负责协调，Alcatel Bell 、Alcatel Espace 、Philips CFT 、Thomson CSF 、Flomerics 、NMRC 等公司合作，旨在开发芯片的简化热模型的精确表示方法。
PROFIT项目：同样由欧盟资助，由Philips公司负责协调，Flomerics、Nokia、Infineon、Philips、ST、Micred、TIMA、等公司合作，旨在开发芯片热模型的快速建立方法。
项目产生了一系列成果，如芯片的热阻网络模型DELPHI标准、JEDEC组织认证的唯一热模型库FLOPACK、芯片热应力分析工具Flo/stress等。
PROFIT 项目
PRediction OF temperature gradients Influencing The quality of electronic products
DELPHI项目
DEvelopment of Libraries of PHysical models for an Integrated design environment
DELPHI模型生成原理
PBGA封装模型的建立
PBGA封装特点?
–有机基片Organic substrate
–使用焊球(Solder balls)作为二级互联
主要应用: ASIC’s, 内存, 图形显示,芯片组,通讯等.
PBGA封装优缺点?
–I/O密度高；
–基片材BT具有较好的电性能；
–加工工艺类似PCB板，成本低廉
–非气密封装,不适合于长时工作的芯片或军用芯片
–Die与基片(Substrate)间的CTE不匹配
–如功耗大于2W，则可能需要加强散热手段
主要类型的PBGA封装
由die-up PBGA变化而来
–别名: FSBGA, ChipArrayTM
–焊球间隙较小
–可归类为Near-CSP
–建模也较困难
–焊球间隙典型值为1mm，0.8mm，0.65mm，0.5mm，0.4mm
–经常缺少明显可见，比Die尺寸大的Die Pad，因为Die大小与封装大小相近
–基片(substrate)中每个信号过孔都必须单独建出；
–在FLOPACK中，别名ChipArrayTM
CBGA封装模型的建立
主要应用：高功耗处理器，军事用芯片
主要分为：
1)Flip-Chip
2)BondWire
PQFP封装模型的建立
Plastic Quad Flat Pack
(thin version called
TQFP)
常用于逻辑芯片, ASIC芯片, 显示芯片等
封装外管脚(Lead), 表面贴装
PQFP封装模型的建立
PQFP封装优缺点?
–成熟的封装类型，可采用传统的加工方法；
–成本低廉；
–适用于中低功耗且中等数目I/O(50-300)，
–热阻高，不采用Heatslug等附加散热手段的条件下功耗很难突破2W
–管脚间距难以做得过小(难于小于0.4mm)，相对于BGA封装I/O 数目少．
无散热器时的主要散热路径
–The die and the die flag
–The leadframe
–The board
注意：在Lead数目较多的情况下，Bondwires的传热份额可能高达15%，但是在热测试芯片中，由于Bondwires数目较少，忽略了这部分热量注意：一部分热量由芯片传至散热器上，又有可能重新传递回芯片上．
SOP/TSOP封装模型的建立
Small Outline Package
Low profile version known as Thin Small
Outline Package (TSOP)
类似于PQFP, 只是只有两边有管脚
广泛应用于内存芯片
常见的类型
- 常规
- Lead-on-Chip
部分芯片建模时可将各边管脚统一建立；
管脚数较小应将各管脚单独建出.
fused lead 一定要单独建出
Tie bars 一般可以忽略.
QFN封装模型的建立
主要用于替换引脚数小于80的引线装芯片(主要是TSOP and TSSOP)
尺寸较小，同时相对于TSOP/TSSOP散热性能好
Theta-JA 通常只有TSSOP芯片的一半左右
主要传热路径：Die --> Die Attach Pad--> Exposed Pad --> PCB
次要传热路径：Lead(最好各个管脚单独建出)
PCB板下(Exposed Pad下方)通常添加热过孔以加强散热
CSP封装模型的建立
封装相对于Die尺寸不大于20%
–主要应用于内存芯片，应用越来越广泛
–尺寸小，同时由于信号传输距离短，电气性能好
–种类超过40 种
如封装尺寸相对于Die，大于20%但接近20%，则称为Near-CSP
Micro-BGATM封装模型的建立
为早期的一种CSP 设计
常用于闪存芯片
Traces 排布于聚酰亚胺的tape 层
Die与Tape之间有专用的Elastomer
采用引脚Lead将电信号由die传递至traces
焊球可较随意排布
Die 可放在中心，也可以偏置
主要传热路径： Die --> elastomer --> solder balls --> board
Lead传导热量较少,很多情况下可忽略
Elastomer导热能力差，为主要的散热瓶颈
焊球要求单独建出
Tape中Trace的传导较少,但是不能忽略
Solder Ball也够成相对较小的热阻(相对于Elastomer)
其它的CSP芯片
Fine-Pitch BGA (ChipArrayTM, FSBGA)
–类拟于PBGA, 更焊球间距更小
–Fan-in traces
–所有的过孔都必须单独建出
MicroStarTM / FlexBGATM
–类拟于ChipArray, 但基片材料为tape 而非BT
堆栈封装(Stacked Packages)模型的建立
开始应用于内存领域(stacked TSOP)
近来应用到了面阵列封装领域
堆栈裸片封装(Stacked-Die Packages)的建模
别名SiP (System in Package)
通常堆栈2-4层裸片
–目前也在研发6层或更多数目的堆栈裸片
当所有的功能难以集中在单片裸片中时应用
常见的应用: Flash/SRAM, ASIC/Memory, Memory/Logic,
Analog/Logic
In area array or leaded package outlines
加工困难,第层裸片都必须加工为特别薄(50微米级)
需要精细的电路设计和散热设计
尚无成熟的热简化模型
芯片常用于体积要求较小的手机或其它移动电子设计
芯片的结构建模Die
晶片(Dice)，表面附有集成电路
通常为硅制，部份为砷化镓制(微波芯片或高速芯片)
集成电路位于表面一侧的细节内，也可称active surface
通常可将Die表面视为均温(热测试芯片)；
部分芯片Die表面温差可在10℃以上，FLOPACK可处理
注意多核芯片现在越来越多了
芯片的结构建模Die Pad
Die Flag Die
在塑料封装中Die通常位于一金属薄片上(Die Pad 或Die Flag)
Die Pad通常为铜制，通常大于Die的尺寸
能够起到良好的散热效果
在部分的芯片当中，Die Pad有其它形状(X形或窗口形PQFP)
Die Pad最好单独建出，因为Die Pad与Leadframe或Trace间的
间距够成明显的热阻
一定要考虑热量在平面方向的热传递，否则热阻会增加15%
芯片的结构建模Die Attach
建模的建议
–忽略其在平面方面的热传递，考虑其厚度方向的热阻
–建为collapsed cuboid 或full cuboid
Die Attach够成的热阻比较明显，尤其是金属或陶瓷的芯片(如带
有Lid或Cap的Flip-Chip PBGA，TBGA)
Die较小时，Die Attach也有相当的热阻
芯片的结构建模Wire Bonds
陶瓷封装芯片中可忽略
金属较少的塑料封装中导热量较大
建议的建模方法
–建为各向导性的的立方体
在某些电源芯片中，需详细建出(TO)
热测试芯片Wire Bond较少，无法准确考虑其导热效果
千万不要低估Wire Bond的传热能力，在一些芯片如(2-layer PBGA’s (dieup),
PQFP)，其传热量有可能占到总功耗的15%
芯片的结构建模Flip-Chip Bonding
倒装焊技术起源于1960年IBM 公司
但从1980年以后才开始流行
Die通过焊球(Ball)直接与基片(Substrate)相连
–通常不是常规的阵列排布倒装焊球
–常见的焊球材料: 37Pb/63Sn, 95Pb/5Sn
–常见的焊球直径太概为is ~ 3 mils
芯片的结构建模倒装互联
倒装焊的优势和劣势
–电气性能好
–I/O数高，因为采用面阵列
–CTE(热膨胀系数)不匹配是一个问题
–填充料(Underfill)的存在要求芯片不能返工
–价格昂贵(相对于Wire Bond PBGA)
建模方法
–热阻较小，但必须建出(尤其是陶瓷芯片)
–不考虑倒装层平面方向上的热扩散
–作为collapsed cuboid 建模，采用体积平均的热导系数
芯片的结构建模焊球(Solder Ball)
BGA 起源于1960年的IBM，1990年
后起为主流
球栅阵列(BGA)焊球可部分缺失
很少采用填充料Underfill
芯片的结构建模焊球(Solder Ball)
采用焊球的优缺点
–I/O数高
–电性能良好(自感较低)
–在回流焊接时可自动对齐，不良率低
–热膨胀系数(CTE)不匹配
–难以发现加工缺陷
芯片的结构建模陶瓷基片
通常由氧化铝制(k = 20 W/mK)
为了更好地散热,材料也有可能是AlN 或BeO (k ~ 200 W/mK)
BeO 有毒，需特殊处理
陶瓷各层叠放在一起，放于高温炉中烧制
其中金属走线(traces)材料通常为钨或钼，对导热影响很小，可忽略
建模时可将基片作为一整块建出
热量主要通过焊球导向PCB板
带有散热器的Capped C4/CBGA 芯片，通常一半以上的热量流向散热器
芯片的结构建模有机基片
将走线层定义为不同层
–不建议将整个基片都定义为一个立方体
在每个走线层，热传导系数大小取决于含铜体积率
芯片的结构建模过孔(Vias)
原用于增加PCB多层板的互联
现也有于芯片内部
有点过孔也有于加强散热(热过孔)
芯片的结构建模过孔(Vias)
过孔分类
–信号过孔
–热过孔
–单用于加强散热
–通常为通孔
–一般联接到热焊球上
–位于Die Pad正下方最好
–在Wire-Bond PBGA中，如Die Pad下方有热过孔，通常可忽略信号过孔的导热
建模建议
–热过孔对散热影响很大
–信号过孔在某些情况下对散热影响较大(如倒装芯片)
–可将过孔详细建出
–占用网格多
–建议
–将所有的过孔作为各项异性的立方块
–不推荐
芯片的结构建模过孔(Vias)
芯片的结构建模Overmolding
材料为环氧树脂
热传导系数较低(0.6 - 0.8 W/mK)
相当大的热阻
为降低热阻，通常在塑料芯片中放置内置的金属散热器
芯片的结构建模Leadframes
引线封装(Lead Package)的标准部件
大多数具有Leadframe都是塑料芯片(PQFP, SOP, PLCC)
部分为陶瓷芯片(CQFP)
通常由铜制，部分为Alloy-42 (一种含铁合金)
通常可使用立方块统一建出
Leadframe 的联接方式
–通常由Bond-Wire联接到Die上
–在TAB封装中使用TAB 联接
–在最新的一些TSOP封装中，Leadframe可使用绝缘胶直
接联接至Die表面(Lead-on-Chip)
–如采用Wire-Bond封装，则Die Pad与Leadframe为主要传
热瓶颈
芯片之外的结构建模PCB板
FLOPACK PCB smartpart 支持:
–任何数目的含铜层
–不限数目的过孔组
–Filled 或unfilled vias
–可将过孔组建为lumped 或discrete
–可参数化排列过孔
–PCB上表面为加强散热的单独铜层
芯片之外的结构建模散热器
进行散热器选择或设计时需考虑的因素
–充许的尺寸大小
–散热器的热阻Rsa
–接触热阻Interface Resistance
–扩散热阻Spreading Resistance
–压降Pressure Drop
–冷却风流量Flow by pass
芯片之外的结构建模散热器
几种散热器的热阻和流阻
芯片之外的结构建模散热器
例:快速进行片状散热器选型的经验方法(Rules of Thumb)
–层流
–300K空气温度
对流换热系数的估计公式
h = 1.26e-3 (V/H) 0.5 (W/in2 °C)
最小肋片间距的估计值
Smin = 1.3 (H/V) 0.5 (inches)
H = 空气流动方向散热器的长度(inches)
V = 空气的接近流速(ft/min)
理想情况下散热器的热阻估算公式
R = 1/ ηhA
η =散热器效率
R = 热阻
A = 总表面积
h = 对流换热系数
.
芯片之外的结构建模散热器 P230
网格定义
肋片间网格数目定义:
1)2个网格:层流(温度场误差在10%以内)
2)3个网格:考虑了边界层,较好地模拟了温度性能
3)4-5个网格:较好地计算了散热器的流阻.
高度方向:
1)为考虑散热器底座的扩散热阻,至少在散热器的底座上加2个网格
2)肋高方向,3-4个网格一般就足够了
肋片厚度方向的网格:
1)1个网格一般就可以了
芯片之外的结构建模散热器
网格定义
散热器压力降:
1)肋片间的沿程压力损失
2)肋片出入口忽扩忽缩压力损失(主要)流体流动方向的压力损失:
1)出入口处加密且不要形成网格间断面
2)肋片出入口忽扩忽缩压力损失(主要).
FLOPACK的功能
快速生成芯片模型-面阵列封装及CSP封装
Ball Grid Arrays and CSP’s:
–Plastic Ball Grid Array (PBGA) –
Wirebonded; with or without slug.
–PBGA - Flip-Chip, with or without lid
–PBGA - Cavity-Down, including
SuperBGATM
–PBGA - Stacked Die (TFBGA)
–Ceramic Ball Grid Array (CBGA) -
Wirebonded
–CBGA - Flip-Chip, with or without lid
–Tape Ball Grid Array (TBGA)
–ChipArrayTM also known as Fine Pitch BGA
(FPBGA) or FSBGA
–Board-on-Chip BOCTM
–MicroStarTM BGA
–MicroBGATM
–μZ-Ball StackTM
快速生成芯片模型-引线封装(表面贴装)
Leaded SMT
–Quad Flat No-Lead (QFN) or MLFTM
–Quad Flat Pack’s of various kinds including MQFP, LQFP, TQFP - with and without slugs.
–Small Outline packages such as SOIC, SOP,SSOP
–Thin Small Outline Package (TSOP) and
TSSOP; Conventional and Lead-on-Chip leadframes.
–Exposed Pad versions of popular QFP and SOIC/TSOP packages.
–Plastic Leaded Chip Carrier (PLCC).
快速生成芯片模型-穿孔安装或功率芯片
Leaded Through-Hole
–PDIP
–CPGA - Cavity Up
–CPGA - Cavity Down
–CPGA - Flip Chip
Power Packages
–TO-220,
–TO-263 (D2PAK)
–TO-252 (DPAK)
–SOT-89
快速生成芯片模型-其它器件
Other parts
–PGA Socket
–Extruded Heatsink
–Pin Fin Heatsink
–Disk Fin Heat Sink
–PCB with user-defined layers and via clusters
–Bare die with multiple heat sources
.生成JEDEC标准测试环境
Standard JEDEC test environments
–Still Air
–Moving Air
–Ring Cold Plate
–Standard Test Boards (2S2P and 1S0P), etc.
FLOPACK 支持所有的JEDEC测试环境
生成2R或DELPHI等热阻网格模型
DELPHI模型生成流程_FLOPACK
在FLOPACK选择合适的封装类型
选择合适的JEDEC外观尺寸
在明细单中修改具体的参数
下载后在FLOTHERM中修改参数
将修改过的模型上传至FLOPACK
在FLOPACK生成修改模型的热阻网络模型
将热阻网络模型下载至FLOTHERM准备分析
Flotherm资料下载: FLOTHERM软件高级培训PPT.pdf
标签： 点击： 评论:
