提高功率密度和优化成本一直都是高效大功率应用的主要发展方向，尤其是在电动汽车等细分市场。为此，英飞凌宣布其应用于高压MOSFET的理想封装技术——QDPAK和DDPAK顶部散热（TSC）封装技术已成功注册成为JEDEC标准，以便尽快与行业上下游各环节的企业分享这一成果。同时，英飞凌于近日召开媒体会，由英飞凌科技电源与传感系统事业部大中华区应用市场总监程文涛，对该技术的工作机理、技术优势等做出深入解读。

英飞凌科技电源与传感系统事业部大中华区应用市场总监 程文涛

程文涛全面阐述了英飞凌QDPAK、DDPAK顶部散热封装技术，从开发顶部散热封装技术的初衷，技术创新发展的过程，到适宜的应用和落地实践，再到如今成功入选JEDEC标准的原因以及对整个半导体行业的重要意义等，涵盖了方方面面。

顶部散热（TSC）封装 QDPAK和 DDPAK的前身，其实是大家熟悉的DPAK（TO252）封装。QDPAK大致相当于4个DPAK并排，DDPAK则是两个DPAK并排（Double DPAK），这类封装的主要优势在于：

• 满足更大功率需求：优化利用电路板空间，采用开尔文源极连接，减少源极寄生电感；

• 提高功率密度：顶部散热可实现最高电路板利用率；

• 提高效率： 经优化的结构具有低电阻和超低寄生电感，可实现更高效率；

• 减轻重量：综合优化散热和发热，有助于打造更小巧的外壳，从而减少用料，减轻重量

程文涛表示，这两种顶部层散热封装技术在用户层面能够解决的问题包括，让整个装配过程步骤变少，自动化制造流程更简洁，最终在下游厂商端实现包括PCB数量、层级和板间连接器用量减少，带来装配及整体系统成本大幅降低。

优化MOSFET应用需要尽可能降低系统热阻（Rthja），同时实现最高结温（Tj）。如此一来能够最大限度地增加流入散热片的热量，并最大限度地减少流入PCB的热量。

熟悉功率半导体行业的读者应该还有印象，10年前的大功率应用器件（千瓦及以上的功率）基本以通孔器件封装（THD）为主，例如大家熟知的TO247、TO220封装。这类插件封装的优势在于，在当时的装配和封装工艺下能最大限度地利用外加散热片，高效地把芯片内部产生的热量带出芯片，让芯片能够工作在大功率应用场景中。

但随着数据中心、4G及5G无线通信宏基站等设备对于功率密度的要求越来越高，设备尺寸越做越小，开始要求电源应用的电路板设计中采用更少或不用独立散热片，同时把更多的热量均匀地散发到整个设备之外。

贴片化是从带独立散热片的插件封装，走向更高功率散热的第一步。但这对于紧贴PCB表面的贴装器件（SMD）来说，很难做到。

“这是两个很矛盾的需求，尤其在最近的5年之内越来越凸显。我们用了很长时间与产业链下游的行业头部客户以及工程师讨论，最终达成共识，就是顶层散热才是解决这个矛盾的根本途径。” 程文涛说到。

如上图（左）所示，一般贴片封装器件的散热主要靠芯片底部与PCB之间的接触，靠PCB铜箔把芯片产生的热量传导出去。这样做的坏处是需要耗费较大的PCB铜箔面积，才能有效散热，如果铜箔不够大，在芯片底部就会形成一个热点，给PCB带来很大压力。

目前业界常用的PCB材质均为FR4，这类材质在业界标准中存在110度左右的最高温度上限。在这样的要求下，如果利用贴片和PCB之间的结合均匀地将更多热量传递出去是个挑战，在这方面，底部散热封装慢慢地走到了瓶颈。

而上图（右）显示在使用增加散热片的顶部散热模式后，可以不靠底部铜箔散热，在同样的PCB材质下，能够更有效、更均匀地把热量散出去。如此一来给用户带来的好处是，在同样的散热面积下，设备整体能够传递出的功率耗散得到了增加。

注册成为JEDEC标准三大动因：

至于将QDPAK和DDPAK顶部冷却（TSC）封装技术注册成为JEDEC标准，主要也是基于JEDEC这个标准组织有能力将行业里的一些创新想法快速推行开。JEDEC标准本身是免费的，技术在JEDEC标准组织中得到了注册和认证之后，其它的厂商可以免费从JEDEC标准组织里面下载及查看，厂家要做的就是制造符合这个标准的产品。因为已经跟业界通行的尺寸、安规都是相兼容的，所以为产品做推广的时候就更加方便。再者，JEDEC标准在半导体行业中认可度比较高。最后一点，在功率半导体领域业界有一个不成文的规定，任何一家厂商在选定一款功率半导体时，至少需要一个备选方案，理想的情况是有多种备选方案，也就是Multiple Source，所以标准本身就显得至关重要。

标签： 行业新闻 点击： 评论: