堆叠封装的最新动态

1 种类越来越多
1.1 种类

由于堆叠封装尚未标准化，所以各IC公司和封装厂商根据自己的专利、技术和理解定义了众多与堆叠相关的封装种类，但每一种堆叠封装都侧重于某个特定的方面。

1.1.1 侧重于功能

若侧重于功能，则有系统级封装（Sip：system in a Package）[1]、多芯片封装（MCP：Multi Chip Package）、芯片尺寸模块封装（CSMP：Chip Size Module Package）等。SiP是强调在一个封装中含有一个系统，该系统可以是一个全系统或一个子系统，ITRS 2003称SiP是第4次封装革命，在IC封装领域，SiP是最高级的封装，SiP与SoC的关系是：SiP涵盖SoC，SoC简化SiP。MCP是侧重在一个封装中堆叠多个芯片，目前主要指多个存储器芯片的堆叠，所以在这个封装中含有存储器子系统，主要用于手机，CSMP是强调无源元件与有源器件的堆叠，以获得模拟和数字功能的最优化。

1.1.2 侧重于技术

若侧重于技术，则有芯片堆叠封装（SCP：Stacked Chip Package或SDP：Stacked Dices Package）、封装堆叠封装（PiP：Package in Package Stacking；PoP：Package on Package Stacking）。SCP是强调两个以上芯片的堆叠，它包含多芯片封装（MCP）、堆叠芯片尺寸封装（SCSP：Stacked Ships Size Package）、超薄堆叠芯片尺寸封装（UT－SCSP：Ultra Thin－Stacked Chips Size Package）[2]等，SCSP是强调堆叠的芯片尺寸有规定的要求；UT－SCSP是强调堆叠的芯片尺寸和厚度有规定的要求，它们之间的关系是：MCP涵盖SCSP，SCSP是MCP的延伸，UT－SCSP是SCSP的最新发展，UT－SCSB是目前尺寸最小、密度最高、成本最低的最先进堆叠封装之一。PiP/PoP是强调一个封装在另一个封装上的堆叠。

1.1.3 侧重于空间

若侧重于空间，则有三维封装、三维堆叠式系统立方体封装（SIC）、超级智能堆叠（Super Smart Stacked Package）的3D封装等，3D封装是强调在芯片正方向上的多芯片堆叠，实际上它也是一种堆叠封装，目前正在从芯片堆叠封装向封装堆叠方向发展。[3]SIC是强调标准尺寸1cm3的功能模块堆叠，超级智能堆叠的3D封装是强调采用自装配技术堆叠已知好的芯片（KGD：Know Good Dice）。

1.2 SiP

SiP是在一个封装中堆叠多个不同类型的芯片，如SoC、微型逻辑芯片和存储器芯片等，在功能上达到一个系统的水平，SiP正在朝着堆叠更多芯片、面积更小、高度更薄方向发展，目前芯片堆叠一般采用金字塔式堆叠，见图1（a），[4]它可使金丝键合变得十分容易。2004年11月在IMAPS召开的国际微电子研讨会上，SiP协会的研究术家推出一种V形堆叠的线上芯片（COW）技术，见图1（c），增加了无源芯片集成的选择数量。图1（b）的芯片之间是一层"中间介电层"，其厚度比芯片薄，同时在COW键合工艺中，键合金丝为空气提供了逸出的路径。



瑞萨是SiP领域的佼佼者，从2000年起体SiP器件，2004年Sip出货量达5000万块，2005年10月达1亿块，成为全球SiP出货量最多的公司，计划2008年超过3亿块，该公司将SiP整个产品线定位于SiP解决方案的范畴，成立了系统解决方案（SiP）开发中心，作为专攻SiP业务的统一组织机构，2005年11月起该公司接受新DDR SDRAM SiP订单，它是堆叠瑞萨高性能MPU逻辑LSI芯片的多存储器器件，它具有如下优点：

（1）避免用户进行复杂的总线连接设计，节省产品开发成本和时间；

（2）减少无源器件数量，具更低功耗；

（3）稳定的高速运行，实现EMI（电磁干扰）噪声全面降低。

瑞萨在北海道Hakodate工厂量产5片堆叠SiP，2006年其高度达1.2mm，2007年采用下一代Chip Stack处理技术，其高度降至1.0mm而，该公司正在研制90/65nm新型SiP器件，具有高频接口、高密度存储和更低噪声。

英特尔在上海成立中国封装技术研发中心，主攻SiP，2005年推出高度为1.2mm5片堆叠SiP，并研发8片堆叠SiP，其高度仍为1.2mm。

飞利浦于2005年初推出用于WiFi手机的SiP，将所有RF器件及外围器件全部堆叠在一个封装中，目前已推出用于电视手机的SiP。

三星已推出用于手机的SiP，堆叠处理器C2442与64/128Mb闪存芯片。

1.3 超级智能堆叠的3D封装

日本Tohoku大学在2005年国际电子器件会上，提出超级智能堆叠的3D封装，该封装技术避免将芯片直接堆叠，而且采用自装配技术堆叠已知好的芯片，从而提高3D封装的总良率，他们已采用这封装技术推出10片存储器的3D SRAM测试芯片。

1.4 PoP

随着移动多媒体的普及，它们要求更快数字信号处理、更大存储容量和灵活的新型存储架构，PoP正好可满足这一要求，尤其在堆叠复杂逻辑器件和存储器器件方面，PoP是一种新兴的、成本最低的堆叠封装解决方案。在底层封装中集成高密度的数字或混合信号逻辑器件，如基带、应用或多媒体处理器，在顶层封装中可堆叠（SCSP）高密度或组合存储器器件，如DRAM或闪存。这种PoP封装可使设计人员在几周内将支持PoP内存封装和支持PoP的逻辑芯片堆叠在一起，提高了良率，简化了产品测试，缩短了产品上市时间并提高了成本效率，闪存厂Spansion和无线解决方案厂商Atheros共同推出面向双模手机的闪存＋WLAN（无线局域网）的PoP封装，Spansion提供面积为12mm