热设计论坛

标题: 功率电子封装技术及确定其热阻的实现方法研究 [打印本页]

作者: 心不动 时间: 2011-5-1 09:18
标题: 功率电子封装技术及确定其热阻的实现方法研究
摘要：随着用户对功率电子散热效果要求的提高，早先在功率封装上附加散热片的方法实现起来很困难。本文在介绍了功率电子器件的工艺技术后，详细地讨论了封装技术对功率电子的重大影响，并以热增强型封装、热插片封装为例，描述了功率封装的动、静态特性，并给出了计算热阻的处理步骤和测量电路，具有一定的参考价值。

关键词：功率工艺功率封装散热片热阻

Power Package and Realistic Method of Thermal Resistance Calculation　

Abstract：As users have higher demands to the result of heat sink of the power component，setting heat sinker on the power package is not easy to realize any more. The technics of power component is introduced. Then the great influence of package on power component is illustrated. This paper takes the thermal enhancement-type package and thermal tab package for examples to describe their static and dynamic characteristics. At last the measure steps and circuit of thermal resistance design are presented and have certain referential value.

Keyword: power technics power package heat sink thermal resistance

1  引言

功率半导体在工业、汽车、消费电子等领域的应用越来越广泛，主要用于执行机构和供电元。随着功率电子工艺技术的改进和用户对其散热效果要求的提高，早先在功率封装上附加散热片的方法实现起来很困难，而且PCB的布局对散热效果有很大影响，为减小PCB布局难度，要采用新的方法确定功率封装的热阻。

2  功率电子的工艺技术

功率半导体产品的集成水平（复杂性）决定其产品性能。每个独立的产品组都可以采用专用技术来优化实现。

1.1 基本工艺:

(1)CMOS工艺：CMOS(互补MOS)只包含P沟道和N沟道，不包括任何双极型和其他器件。这里的晶体管是通过P阱和N阱和一个多晶硅栅构造而成。用多晶硅层构成电阻，使用多晶硅和掺杂的衬底作为电容平板，栅极氧化物作为电介质，CMOS工艺对于构造逻辑功能是最优的。从根本上说，这一工艺可以制造一系列低压器件(5V，3V，1.8V)，实现在极小元件里的高集成密度。

(2)双极型工艺：双极型工艺使用NPN型和PNP型双极型晶体管作为有源元件。双极型工艺并不需要多晶硅栅。这种工艺步骤很少，性价比高。集成密度取决于工艺的电压等级。通过改变晶体管的尺寸可得到各种不同的电压等级。

(3)DMOS工艺：DMOS(双扩散MOS)晶体管是针对大电流、高电压而优化设计的。为了提高击穿电压而将这类元件设计成长沟道结构。将几个单元并联来实现大电流(低的导通电阻)和高能量密度。DMOS工艺比逻辑工艺具有更厚的栅极氧化层，这样可以制造出更坚固的器件。如果这些基本的工艺以逻辑方式组合起来，可以得到下列不同的组合工艺，根据它们的专有特性可以适用于特定的应用领域。

(4)BC工艺：BC工艺在一种工艺内包含有双极型和CMOS元件。这种组合可实现多种模拟功能，如高精度参考电压电路。

(5)CD工艺：CD工艺集CMOS和DMOS元件于一身。这样可将一个大电流、大功率和逻辑功能结合在一个集成电路上。

(6)BCD工艺：BCD工艺将双极型、CMOS和DMOS元件联合在一起，可以制造出具有不同电压等级的元件。CMOS允许高逻辑密度，从而集成微控制器。双极型和CMOS的组合可以实现高精度参考电压电路。DMOS晶体管使开关高电流和高电压(至20A和80V)成为可能。在一些情况下要用到不止一个栅极氧化物层，以实现低电压逻辑电路(如亚微细逻辑)的高集成密度，可能需要多个多晶硅阻性层。凭借先进的BCD技术，可能实现超过25个感光层(掩膜)。但是这会导致比CMOS之类工艺更高的成本。

1.2  功率MOSFET

功率金属氧化物场效应晶体管(MOSFET)在很多情况下用作开关而很少用到它们的模拟功能。作为开关使用时有下面几种不同的工作状态：

(1)晶体管关断在尽可能高的电压下流过尽可能小的电流。相关的参数是击穿电压和漏电流。

(2)晶体管开通在这种状态下，为了使电流等级尽可能高，导通电阻应尽可能小。相关参数是漏源间导通电阻和最大电流。

(3)晶体管开通或关断的过程开关时间应尽可能短，以使移动的电荷数量尽可能小。相关参数是开关时间、跨导和栅极电荷容量。

目前的工艺技术是为高于+200℃的温度而设计的。工作温度高有利于节省硅片面积和应用中的散热成本。因此，开发趋势是要提高结温，延长寿命并提高有源、无源的周期稳固性。另外必须提及的重要稳固性参数是射频发射干扰的阻抗(EMI)和静电防护(ESD)。

1.3  智能型场效应晶体管(FET)

如果通过附加的P阱和N阱来增强功率MOS管技术，就可以在单片中集成额外的功能。MOS晶体管就成为“智能型”的晶体管。比如可以集成保护和监控功能。由此产生的元器件中没有双极型结构，所以称之为CD技术。其特征尺寸（也就是封装密度）与栅极氧化层的厚度和额外的工艺步骤有关。特征尺寸越小的工艺越难制造，造价也越高。在应用中可以构造出低边（LS）和高边（HS）开关，实现H桥式电路，连接像直流电动机之类的负载，提供双极性电压。

1.4  智能功率集成电路

采用CD技术，芯片没有模拟功能，而且特征尺寸也不是特别大。这个缺陷可由智能功率技术（SPT）来弥补，从而形成具有功率输出级的集成电路，即功率IC（PIC），制造自由连接式功率晶体管。在应用中除了上面提到的低边和高边开关外，还可以实现重要的半桥电路。它由两个快速关断的串连MOS晶体管组成。另外，也可以实现可供电的CAN收发器之类的各种模拟与数字相结合的路。

2 功率电子的封装技术

对于功率半导体而言封装技术有着特殊的重要性。一方面是因为当器件发生故障时，会主动产生功率损耗和高的动态性能。因此，通常情况下MOS晶体管的功率损耗约l～2瓦，而发生短路时功率损耗会以高过三个数量级的数值而上升。在这种情况下芯片、焊料、内嵌散热片都会由于热量的增加而处于极限工作状态。第二个原因是连接的导线要流过大电流，或者要承受大电压。例如，如果一根常规使用的截面积为0.75mm2的电缆的电流密度与芯片内的焊线相同，那么该电缆就需要传输1000A的电流。这意味着，材料在物理上已经达到了极限。由于MOS技术的进步，已经有可能制造出阻抗极低的器件。因此，封装本身内阻(焊线、芯片和内嵌散热片的连接以及内嵌散热片本身)的功率损耗将占更大的比重。

功率半导体有两类封装。第一种是在芯片载体引线架上有着散热的表面，表面可以直接焊接。这种封装在芯片和散热面之间有很小的热阻，称为Rthj-c (接到外壳的热阻)。第二种是“热增强型引线架”，从芯片载体连接金属引线到封装的引脚。因为模塑料掩盖了这些细节，

所以从外观上无法与标准器件相区分，和P-T0263-15为例描述了这两种不同的封装。

　和P-T0263-15为例描述了这两种不同的封装和内嵌散热片封装的区别。

随看频率的不断提高，散热面的尺寸成了主要问题，尤其是在使用表贴器件（SMD）时更是如此。芯片技术的改进使得从通孔的封装变到低成本的SMD应用已成为一种趋势。由于印刷电路板(PCB)本身可以作为散热面，因此许多情况下，可以用“硅半导体代替散热片”。

在把PCB作为散热面计算时，必须考虑许多因素。早先的做法是在功率封装上附加一个固体散热片，这样在确定热阻时只须考虑散热的几何尺寸，比较容易实现。但对于SMD来说，确定尺寸就变得很困难，因为必须要分析热量扩散的途径：芯片(连接点)―引线架―封装接触面(容器或引脚)―焊孔―PCB材料―PCB体积―周围环境。图2描述了SMD器件散热的几种可能方式。

由于在这种情况下PCB的布局对散热效果有很大的影响，因此必须采用新的方法。本文以各种封装的典型代表(热增强型封装、热插片封装)为例来说明这种方法的步骤（本文所提及的芯片均为Infineon公司的功率电子产品）。

2.1  功率封装的静态特性

功率集成电路(PIC)由一个芯片构成，该芯片用金属焊料或粘合剂安装于芯片载体上。电路板由电的良导体构成，例如铜，而且厚度可为几毫米。图3描述了相关的静态等效电路。

功率损耗Pv出现在芯片表面附近，视作一个电流源。热阻视作一个欧姆电阻。从原理上说等效电路是由一系列局部热阻串联而成。首先近似认为，并联电路上的模塑料的热阻(虚线所示)可以忽略不计。环境温度表示为电压源。以此类推，热流Pv＝Q/t可以借助热等效形式的欧姆定理计算出来：

V＝I.R对应于Tj- Ta＝Pv.Rthj-a (I～Pv， R～Rth ，  V～T)

从上式我们可以得到：Pv＝-Ta/Rthj-a+Tj/ Rthj-a，这是一条以斜率为-1/ Rthj-a的下降直线，零点在Tj 。　　　

给出了对应于标准应用电路板（PCB散热面积为400mm2）上的P-DSO-14-4(热增强型功率封装)的函数。功率损耗是环境温度Ta的函数。从上面的函数可以直接推导出任何环境温度下的允许功率损耗。例如，Ta＝85℃时允许功率损耗总计Pv＝(Tj-Tmax)/ Rthj-a＝65K/(92K/W)＝0

而在热插片封装中，功率损耗是封装温度Tc的函数，这是因为制造者并不知道具体热电阻。如前所示，这个函数仍然是一条下降的直线，在这种情况下，斜率为-l/ Rthj-a，零点在Tj。以P-T0252-3-1（热插片型功率封装）为例，图5描述了这一函数。从图中可见Pvmax=30 W且温度较低是也保持在30W。这是由于芯片内的限流器的作用而限制功率损耗的增加。因此在较低温度下，功率损耗值为一常数。

2.2  功率封装的动态特性

如果考虑动态现象(脉冲功率模式)的情况，则PIC的热学行为会随之发生化。这种行为同样可以用一个热电容Cth来代替，它与材料体积V(cm3)，密度

欢迎光临热设计论坛 (https://resheji.com/bbs/)